이곳은 개발을 위한 베타 사이트 입니다.기여내역은 언제든 초기화될 수 있으며, 예기치 못한 오류가 발생할 수 있습니다.문서의 임의 삭제는 제재 대상으로, 문서를 삭제하려면 삭제 토론을 진행해야 합니다. 문서 보기문서 삭제토론 EDA (문단 편집) === Library Characterization === ||<:> 공급사 || 프로그램 명 || 구분 || || [[케이던스 디자인 시스템즈|Cadence]] || Liberate || || || [[시높시스|Synopsys]] || SiliconSmart || || || [[지멘스 EDA|Siemens EDA]] || MLChar[br](Solido Characterization Suite) || || || Silvaco || Viola || || Liberty는 Synopsys에서 공표한 Format으로, Verilog를 특정 공정 조건 (PVT)에서 시뮬레이션 했을 때 출력되는 Delay 값을 저장한 파일이다. 해당 파일을 분석하면 최상의 조건과 최악의 조건 간의 성능 차이를 한 눈에 볼 수 있기도 하다. 이러한 특성에 대한 분석을 Library Characterization이라고 한다.저장 버튼을 클릭하면 당신이 기여한 내용을 CC-BY-NC-SA 2.0 KR으로 배포하고,기여한 문서에 대한 하이퍼링크나 URL을 이용하여 저작자 표시를 하는 것으로 충분하다는 데 동의하는 것입니다.이 동의는 철회할 수 없습니다.캡챠저장미리보기